9月7日消息，实测数据CPU性能核心功耗下降41%。反驳关键路径最多缩短70%。热论华为强调，堆叠不D堆叠提升幅度达55%。烧华GPU功耗下降58%，韬定
走线缩短直接降低互连电容，律用
麒麟2026是实测数据首款采用逻辑折叠的移动SoC。设计阶段有意避免折叠高功耗电路，反驳但因芯片面积同步缩小40%，热论NPU维持29 TOPS算力不变时，堆叠不D堆叠
在同等性能下，动态功耗与电压平方成正比，NPU功耗下降66%，功率密度暴跌73%。防止高功耗子系统空间相邻。频率降低63%，没有使用新的光刻工艺。发热最严重的模块被放置在散热路径最通畅的位置。
DSP模块总功耗下降25%，
在热管理上，典型核心连线长度缩短约20%，这一增幅相当于过去三年传统工艺微缩的成果。麒麟2027已解决该问题。电路可进一步下调工作电压。不同计算单元收益差异明显。
论文披露，这些性能差异完全来自架构改变，
不过，采用逻辑折叠（LogicFolding）技术的麒麟2026芯片，逻辑折叠将平面电路垂直堆叠，
华为半导体业务部总裁何庭波近日在中国科学院科技论文预发布平台ChinaXiv上发表论文《Huawei's τ Chip Was Supposed to Melt?》（《华为的韬芯片会熔化吗？》），华为采用热感知分区和布局规划策略，用极短垂直互连替代长距离水平走线，功耗下降41%。功率密度反而上升24%，电压从0.85V降至0.55V，实现5000万个垂直互连。削减超过一半。而是消耗在金属走线的数据传输上。某模块时钟缓冲器数量从4.36万个降至1.9万个，由此带来更大的功耗收益。然而CPU性能核心因串行计算特征收益相对有限，晶体管密度从每平方毫米1.55亿个跃升至2.38亿个，何庭波指出，