不用CoWoS也能上HBM！JEDEC发布SPHBM4新标准：内存迎来下调空间

SPHBM4用标准有机基板替代昂贵的不用标准硅中介层，并依赖台积电CoWoS等先进封装工艺。也迎下在国内供应链中仍是上内存稀缺资源。传统HBM路线依赖的发布CoWoS级先进封装产能和硅中介层技术，SPHBM4不是调空来取代HBM4的，每引脚速率从约11Gbps提高到约44Gbps。不用标准

SPHBM4最大的也迎下变革在于封装方式。但配以标准封装形态和一条更快的上内存窄位宽512-bit接口。

传统HBM4接口拥有2048个数据信号引脚，发布单片密度24Gb或32Gb，调空

该标准的不用标准核心思路是继续采用HBM4级别的DRAM裸片堆叠，

为弥补引脚减少带来的也迎下带宽损失，新标准将信号传输速率提升四倍，上内存国内半导体厂商表现出极高兴趣，发布减少幅度达75%。调空传统HBM4必须通过昂贵的硅中介层与计算芯片连接，即HBM居高不下的封装成本。而SPHBM4将其大幅削减至512个，国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，

需要注意的是，

而SPHBM4可以直接安装在成本更低的标准有机基板上，

SPHBM4规范支持的传输速率范围约在22.4GT/s至46.0GT/s之间。这种介于标准DRAM和顶级HBM之间的技术恰好符合厂商的需求。最大配置可达64GB单堆栈。编号JESD330-4。

值得一提的是，而是在先进封装产能与成本双重承压下给行业多一个选择。

容量方面可选用4至16层DRAM堆叠，SPHBM4对国内本土AI芯片产业具有特殊意义。在46GT/s接口下，大幅降低了封装门槛。理论峰值带宽约2.944TB/s。彻底摆脱对硅中介层和先进封装产能的依赖。